选择题：module CNT4(CLK,Q);（）output [3:0] Q;　input　CLK;reg（）Q1 ;（）al

题目内容：

module CNT4(CLK,Q);（）output [3:0] Q;　input　CLK;reg（）Q1 ;（）always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;（）endmodule空格处应该填入

A.reg

B.CLK

C.Q1

D.[3:0]

参考答案：

从代码always@（posedge CLK　or negedge RST）可以看出：

从代码always@（posedge CLK　or negedge RST）可以看出：这是一个关于信号电平 EDA技术与Verilog的相关问题，下面我们来看

分类：中国大学MOOC慕课题型：选择题

错误提示：Error(12007): Top-level design entity CNT4b is undefined可能是以下哪种错误；这是一个关于变量实体 EDA技术与Verilog的相关问题，下面我们来看

分类：中国大学MOOC慕课题型：选择题

下列属于全程编译的处理操作是：这是一个关于文件逻辑 EDA技术与Verilog的相关问题，下面我们来看

分类：中国大学MOOC慕课题型：选择题

为了使FPGA的下载文件掉电之后不丢失，可以将编程文件烧到FPGA的配置芯片里保存。FPGA器件每次上电时，作为控制器从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程。这是一个关于文件器件

分类：中国大学MOOC慕课题型：选择题

采用SignalTapII进行电路分析的时候，采样深度越大越好这是一个关于电路深度 EDA技术与Verilog的相关问题，下面我们来看

分类：中国大学MOOC慕课题型：选择题