题目内容：
从代码always@（posedge CLK or negedge RST）可以看出
A.RST是同步信号，高电平有效
B.RST是异步信号，低电平有效
C.RST是同步信号，下降沿有效
D.RST是异步信号，下降沿电平有效
参考答案：
选择题：从代码always@（posedge CLK or negedge RST）可以看出：
- 题目分类：中国大学MOOC慕课
- 题目类型：选择题
- 号外号外：注册会员即送体验阅读点！
错误提示：Error(12007): Top-level design entity CNT4b is undefine
错误提示：Error(12007): Top-level design entity CNT4b is undefined可能是以下哪种错误；这是一个关于变量 实体 EDA技术与Verilog的相关问题，下面我们来看
下列属于全程编译的处理操作是：
下列属于全程编译的处理操作是：这是一个关于文件 逻辑 EDA技术与Verilog的相关问题，下面我们来看
为了使FPGA的下载文件掉电之后不丢失，可以将编程文件烧到FPGA的配置芯片里保存。FPGA器件每次上电时，作为控制器从
为了使FPGA的下载文件掉电之后不丢失，可以将编程文件烧到FPGA的配置芯片里保存。FPGA器件每次上电时，作为控制器从配置器件EPCS主动发出读取数据信号，从而把EPCS的数据读入FPGA中，实现对FPGA的编程。这是一个关于文件 器件
采用SignalTapII进行电路分析的时候，采样深度越大越好
采用SignalTapII进行电路分析的时候，采样深度越大越好这是一个关于电路 深度 EDA技术与Verilog的相关问题，下面我们来看
原理图输入和文本输入不能混合在一起使用。
原理图输入和文本输入不能混合在一起使用。这是一个关于文本 原理图 EDA技术与Verilog的相关问题，下面我们来看