题目内容：
Y=a;是
A.连续赋值语句
B.阻塞式赋值
C.非阻塞式赋值
D.条件语句
参考答案：
选择题：Y=a;是：
- 题目分类：中国大学MOOC慕课
- 题目类型：选择题
- 号外号外：注册会员即送体验阅读点！
在过程语句always@引导的顺序语句中, 被赋值信号不一定是reg型变量
在过程语句always@引导的顺序语句中, 被赋值信号不一定是reg型变量这是一个关于语句 赋值 EDA技术与Verilog的相关问题，下面我们来看
module CNT4(CLK,Q);（）output [3:0] Q; input CLK;reg（）Q1 ;（）al
module CNT4(CLK,Q);（）output [3:0] Q; input CLK;reg（）Q1 ;（）always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;（）endmodule空格处应该
从代码always@（posedge CLK or negedge RST）可以看出：
从代码always@（posedge CLK or negedge RST）可以看出：这是一个关于信号 电平 EDA技术与Verilog的相关问题，下面我们来看
错误提示：Error(12007): Top-level design entity CNT4b is undefine
错误提示：Error(12007): Top-level design entity CNT4b is undefined可能是以下哪种错误；这是一个关于变量 实体 EDA技术与Verilog的相关问题，下面我们来看
下列属于全程编译的处理操作是：
下列属于全程编译的处理操作是：这是一个关于文件 逻辑 EDA技术与Verilog的相关问题，下面我们来看